当前位置:首页>职位列表>职位详情
嵌入式硬件开发 25000-45000元
上海闵行区 应届毕业生 本科
晶科能源有限公司 2025-05-10 08:20:28 281人关注
职位描述
1. 负责储能PCS系统控制回路的设计开发——信号采样调理、基于DSP/ARM的嵌入式硬件(FPGA/CPLD)、通讯接口等; 2. 负责储能PCS系统功率回路的PCB方案制定及Layout——功率回路的板载方案、分立型IGBT/MOSFET的驱动电路等(针对户用机型,需硬件工程师、结构工程师协同); 3. 负责储能PCS PCB原理图/电路板封装库的设计,管理,标准化和维护; 4. 负责需求分析、架构设计、功能/性能测试用例制定及自测,文档撰写等; 5. 协同系统策略、软件、硬件工程师完成现场重难点问题的根因分析、解决; 6. 协同系统工程师控制系统的架构设计及产品更新迭代; 7. 协同硬件工程师完成板载元器件的选型; 8. 协同软件工程师完成控制策略的实现、调试; 9. 协同测试工程师、硬件工程师完成储能PCS测试、认证。 任职资格: 1. 专业要求: a) 电力电子与电力传动、电子信息、机电工程、计算机、电力系统、控制理论与控制工程等; b) 不做强制要求,主要看过往项目经验。 2. 年限及背景要求: a) 主任及高级工程师岗须3年及以上储能PCS产品的开发经验,具备数字电路、数模混合、大电流、高功率的PCB Layout经验者佳。具备户用储能PCS经验者佳,本科及以上学历; b) 工程师岗可应届本科及以上学历,985高校佳。 3. 技能要求: a) 具备良好的电力电子及机械结构基础理论知识,了解电力系统的基本理论; b) 精通电路理论(数电、模电)及电路设计——信号采样调理、RS485/CAN/Ethernet/USB等通讯接口(了解常见的通讯协议); c) 精通DSP、ARM、FPGA/CPLD嵌入式平台硬件开发(前两项强制需求,但不需同一人掌握全部两种); a) 精通原理图和Layout设计工具——Cadence/AD/CAM/Mentor等(至少一种); b) 熟练掌握Layout的设计规范——电磁兼容性设计(EMC/EMI)、印刷电路板的热设计及热分析等; c) 熟练掌握常用电子元器件特性及供应链; d) 掌握PCB、PCBA生产制造工艺、流程; e) 掌握电路仿真软件——MATLAB、PSIM、Multisim等; f) 熟悉分立型IGBT/MOSFET的驱动电路原理; g) 熟悉C、C 语言; h) 了解Buck-Boost、全桥两电平、LLC、T型/I型三电平Heric、H5等拓扑的原理。
联系方式
注:联系我时,请说是在今日招聘网上看到的。
工作地点
地址:上海闵行区上海-闵行区晶科中心
以担保或任何理由索取财物,扣押证照,均涉嫌违法,请提高警惕

若您已有简历,可直接登录登录

  • 省份

    注:0表示面议
    获取验证码
    保存并投递
    投递简历
      马上投递
      投递简历
        马上投递

        企业
        服务热线

        • 400-6680-889
        1. 登录
        2. 注册
        客户服务热线:
        400-6680-889
        在线客服:
        点击这里给我发消息 898995850
        工作日:
        8:30-18:00